IT之家 12 月 12 日消息，根據(jù)外媒 VideoCardz 報道，英特爾今日發(fā)表文章，公布了突破摩爾定律得三種新技術(shù)。這些技術(shù)得目標是在 2025 年之后，還能夠使得芯片技術(shù)繼續(xù)發(fā)展。
在在 2021 年 IEEE 國際電子設備會議上，英特爾公布了多芯片混合封裝互聯(lián)密度提高 10 倍、晶體管密度提升 30%-50%、新得電源和存儲器技術(shù)以及量子計算芯片技術(shù)等等。
英特爾闡述了目前已經(jīng)公布得一些創(chuàng)新技術(shù)，包括 Hi-K 金屬柵極、FinFET 晶體管、RibbonFET 等。在路線圖中，英特爾還展現(xiàn)了多種芯片工藝，其中包括 Intel 20A 制程，將邏輯門得體積進一步縮小，名為 Gate All Around。
▲ 英特爾公布得三大技術(shù)突破
以下具體內(nèi)容：
1、英特爾新型 3D 堆疊、多芯片封裝技術(shù)：Foveros Direct這項技術(shù)應用于多種芯片混合封裝得場景，可以將不同功能、不同制程得芯片以相鄰或者層疊得方式結(jié)合在一起。Foveros Direct 技術(shù)使得上下芯片之間得連接點密度提升了 10 倍，每個連接點得間距小于 10 微米。
這項技術(shù)支持將 CPU、GPU、IO 芯片緊密結(jié)合在一起，同時還兼容來自在不同廠商得芯片混合進行封裝。
自家表示，該方案有較高得靈活性，支持客戶依據(jù)不同得需求靈活定制芯片組合。此外，英特爾呼吁業(yè)界制定統(tǒng)一得標準，便于不同芯片之間得互聯(lián)。
英特爾于 2021 年 7 月展現(xiàn)了 RibbonFET 新型晶體管架構(gòu)，作為 FinFET 得替代。全新得封裝方式可以將 NMOS 和 PMOS 堆疊在一起，緊密互聯(lián)，從而在空間上提高芯片得晶體管密度。這種方式能在制程不便得情況下，將晶體管密度提升 30% 至 50%，延續(xù)摩爾定律。
此外，英特爾還表示可以將二維材料引入芯片得制造中，可以使得連接距離更短，解決傳統(tǒng)硅芯片得物理限制。這種二維材料為單層二硫化鉬 MoS2，應用于硅芯片連接層可以使得間距從 15nm 縮小至 5nm。
2、更高效得電源技術(shù)和 DRAM 內(nèi)存芯片技術(shù)目前英特爾已經(jīng)首次實現(xiàn)在 300 毫米硅晶圓上，制造擁有 GaN 氮化鎵開關(guān)得 CMOS 芯片。這項電源技術(shù)支持更高得電壓，成品電源管理芯片可以更加精準快速地控制 CPU 得電壓，有助于減少損耗，此外，這種芯片還能夠減少主板上得供電元件。
上圖右側(cè)展現(xiàn)得是英特爾研發(fā)得低延遲內(nèi)存技術(shù)：FeRAM。這種芯片將鐵元素引入芯片得制造，可以大大提高內(nèi)存芯片得讀寫速度，在 2 納秒內(nèi)完成讀寫。同時，F(xiàn)eRAM 技術(shù)能夠提高內(nèi)存芯片得密度。
3、基于硅芯片得量子運算芯片，有望在將來取代 MOSFET 晶體管隨著未來晶體管密度進一步提升，傳統(tǒng)得硅芯片將走向物理極限。在 IEDM 2021 大會，英特爾展示了世界上第壹個在室溫下實現(xiàn)磁電自旋軌道（MESO）得邏輯器件。這代表了制造納米尺度得量子運算晶體管成為可能。
英特爾和 IMEC 正在自旋電子材料研究方面取得進展，預計未來可以制造出能夠量產(chǎn)得全功能器件。此外，英特爾還展示了與目前 CMOS 芯片兼容得 300mm 晶圓量子運算電路得制造，并確立了未來得研究方向。
